Architektursimulation von Pixelsensoren

by Mr Christian Röck

Wednesday Jul 4, 2018, 10:00 AM → 10:45 AM Europe/Berlin

R114 (B242)

Im Rahmen des High-Luminosity- Large Hadron Collider (HL-LHC) Projektes am Conseil européen pour la recherche nucléarie (CERN) wird der Teilchenbeschleuniger ausgebaut, um das Fünffache der ursprünglichen Design-Luminosität zu erreichen. Dadurch steigt die Zahl selten auftretender Ereignisse, aus denen Erkenntnisse, wie zum Beispiel die Eigenschaften des 2012 entdeckten Higgs Bosons, gewonnen werden können.

Im Zuge des Upgrades wird auch der Spurdetektor des ATLAS-Experiments erneuert, um mit der höheren Strahlungsdosis und den größeren Datenraten Schritt zu halten. Im KIT-ADL werden dafür monolithische HV-CMOS-Pixeldetektoren entwickelt und getestet.

Für die Auslegung von deren Auslesesarchitekturen wurde das Simulationsframework ROME entwickelt, das im Rahmen dieser Arbeit für die Untersuchung zweier verschiedener Auslesesarchitekturen, die Spalten-Abfluss-Auslese und die parallele Pixel-zu-Puffer-Auslese, genutzt wurde. Insbesondere wurde dabei der Einfluss von zusätzlichen Flankendetektoren für die Signalerkennung evaluiert.